如何减少高速FPC串扰的影响？

2021-09-09 09:03:41

次

串扰在高速高密度的FPC规划中普遍存在，串扰对体系的影响一般都是负面的。为削减串扰，基本的便是让搅扰源网络与被搅扰网络之间的耦合越小越好。在高密度复杂PCB规划中完全防止串扰是不可能的，但在体系规划中规划者应该在考虑不影响体系其它性能的情况下，挑选恰当的方法来力求串扰的Z小化。结合上面的分析，解决串扰问题主要从以下几个方面考虑:

1)在布线条件允许的条件下，尽可能拉大传输线间的间隔;或者尽可能地削减相邻传输线间的平行长度(累积平行长度)，尽量是在不同层间走线。

2)相邻两层的信号层(无平面层隔离)走线方向因该垂直，尽量防止平行走线以削减层间的串扰。

3)在确保信号时序的情况下，尽可能挑选转换速度低的器材，使电场与磁场的变化速率变慢，从而降低串扰。

4)在规划层叠时，在满足特征阻抗的条件下，应使布线层与参阅平面(电源或地平面)间的介质层尽可能薄，因而加大了传输线与参阅平面间的耦合度，削减相邻传输线的耦合。

5)因为表层只有一个参阅平面，表层布线的电场耦合比中间层的要强，因而对串扰较灵敏的信号线尽量布在内层。

6)经过端接，使传输线的远端和近端终端阻抗与传输线匹配，可大大减小串扰的起伏。

机芯排线

东莞市德奥电子科技有限公司

新闻中心News

新闻资讯News

热门关键词Keywords

联系我们Contact Us

东莞市德奥电子科技有限公司

如何减少高速FPC串扰的影响？

标签

近期浏览：

相关产品

相关新闻